

(19)日本国特許庁 (J P)

(12) 公 開 特 許 公 報 (A)

(11)特許出願公開番号

特開平10-321557

(43)公開日 平成10年(1998)12月4日

(51)Int.Cl.⁶

識別記号

F I

H 0 1 L 21/285

H 0 1 L 21/285

C

C 2 3 C 16/02

C 2 3 C 16/02

H 0 1 L 21/205

H 0 1 L 21/205

21/31

21/31

B

審査請求 未請求 請求項の数6 F D (全 8 頁)

(21)出願番号

特願平9-143292

(22)出願日

平成9年(1997)5月17日

(71)出願人 000219967

東京エレクトロン株式会社

東京都港区赤坂5丁目3番6号

(72)発明者 牛川 治憲

神奈川県津久井郡城山町町屋1丁目2番41

号 東京エレクトロン東北株式会社相模事

業所内


(74)代理人 弁理士 浅井 章弘

(54)【発明の名称】 成膜方法

(57)【要約】

【課題】 ステップカバレッジを低下させることなく成膜速度を上げることができる成膜方法を提供する。

【解決手段】 処理容器14内に設置した被処理体Wに対して所定の成膜を行なう成膜方法において、前記処理容器の内壁の温度を前記成膜時の気相反応を抑制する温度まで冷却して維持する冷却工程と、前記被処理体の表面を還元ガスにより還元して清浄化する還元清浄化工程と、清浄化された表面に、前記所定の成膜を大きな堆積比で行なう成膜工程とを有するように構成する。これにより、表面反応を主体とした成膜を生ぜしめ、更に、清浄表面においてマイグレーションを生じ易くして成膜速度が大きいにもかかわらず、ステップカバレッジを良好に維持する。



【特許請求の範囲】

【請求項1】 処理容器内に設置した被処理体に対して所定の成膜を行なう成膜方法において、前記処理容器の内壁の温度を前記成膜時の気相反応を抑制する温度まで冷却して維持する冷却工程と、前記被処理体の表面を還元ガスにより還元して清浄化する還元清浄化工程と、清浄化された表面に、前記所定の成膜を大きな堆積比で行なう成膜工程とを有することを特徴とする成膜方法。

【請求項2】 前記還元ガスは、 H_2 ガス、 SiH_4 ガス、 SiH_2Cl_2 ガスの内のいずれか1つであることを特徴とする請求項1記載の成膜方法。

【請求項3】 処理容器内に設置した被処理体に対して所定の成膜を行なう成膜方法において、前記処理容器の内壁の温度を前記成膜時の気相反応を抑制する温度まで冷却して維持する冷却工程と、前記被処理体の表面に、前記所定の成膜の形成時に用いる処理ガスと同じガスをを用いて高いステップカバレッジの条件下で、薄く清浄な成膜を施す清浄膜形成工程と、この清浄な成膜の表面に、前記所定の成膜を大きな堆積比で行なう成膜工程とを有することを特徴とする成膜方法。

【請求項4】 前記清浄膜形成工程は、薄いポリシリコン膜の成膜を行なうことを特徴とする請求項3記載の成膜方法。

【請求項5】 前記成膜工程は、リンドープのポリシリコン層の成膜と、タングステンシリサイド層の成膜を行なうことを特徴とする請求項1乃至4記載の成膜方法。

【請求項6】 前記処理容器の内壁の温時は、 $5^{\circ}C$ 以下であることを特徴とする請求項1乃至5記載の成膜方法。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】本発明は、半導体ウエハ等の被処理体に対してゲート電極、或いはビット線等を形成する成膜を行なうための成膜方法に関する。

【0002】

【従来の技術】一般に、半導体集積回路の製造工程においては、被処理体である半導体ウエハやガラス基板等に成膜とパターンエッチング等を繰り返し施すことにより所望の素子を得るようになっている。例えば半導体ウエハを用いてMOSFETのゲート素子を表面に作る場合には、図4(A)に示すように、ウエハWの表面にソース6とドレイン3となるべき位置に不純物を拡散させて、これらの間の表面に例えば SiO_2 よりなるゲート酸化膜4を形成し、この下方にソースドレイン間のチャンネルを形成する。そして、ゲート酸化膜4上のホールに、導電性膜のゲート電極5を積層して、1つのトランジスタが構成される。ゲート電極5としては、単層ではなく、最近においては導電性等を考慮して、2層構造になされている。例えば、ゲート酸化膜4の上にリンドープのポリシリコン層7と金属シリサイド、例えばタング

ステンシリサイド層9を順次積層してゲート電極5を形成している。

【0003】また、ビット線を形成する場合には図4(B)に示すように、前記図4(A)と同様にウエハWの表面にソース6とドレイン3となるべき位置に不純物を拡散させて、これらの間の表面に例えば SiO_2 よりなるゲート酸化膜4を形成し、この下方にソースドレイン間のチャンネルを形成する。そして、ソース6上のホールに、導電性膜のビット線のコンタクト8を埋め込んで構成される。コンタクト8としては、単層ではなく、最近においては導電性等を考慮して、2層構造になされている。例えばリンドープのポリシリコン層7と金属シリサイド、例えばタングステンシリサイド層9を順次積層してホールを埋め込んでコンタクト8を形成している。

【0004】ところで、半導体集積回路の微細化及び高集積化に伴って、加工線幅やゲート幅もより狭くなされ、また、多層化の要求に従って膜厚も薄くなる傾向にあり、従って、各層或いは各層間の電気的特性は、線幅等が狭くなっても従来通り、或いはそれ以上の高い性能が要求される。このような要求に応じて、例えば前述のようにゲート電極5もコンタクト8もポリシリコンとタングステンシリサイドの2層構造が採用されることになった。

【0005】上記ポリシリコン層7は、通常、多数枚、例えば150枚を一単位とするバッチ処理で膜付けが行なわれるのに対して、タングステンシリサイド層9は、1枚毎に膜付けを行なう枚葉式処理により膜付けされることから、当然、ウエハ毎に大気等に晒される時間も異なり、自然酸化膜の厚さも異なってくる。そのため、自然酸化膜の問題をなくすためにポリシリコン層7とタングステンシリサイド層9を1つの処理容器内、或いは複数の処理容器を集合させたクラスツール内で連続的に成膜することも提案されている。

【0006】

【発明が解決しようとする課題】ところで、従来においては一度に多数枚のウエハに対してポリシリコン層を形成した成膜処理を、枚葉式の処理炉で行なうとすると、従来と同等の或いはそれ以上のスループットを得るためには、枚葉式処理炉における成膜速度を大幅に向上させなければならない。しかしながら、枚葉式の処理炉においては、成膜速度とステップカバレッジとは相反する関係にある。図5はこの状態を示すグラフであり、図示するように成膜速度を大きくすると、その分、ステップカバレッジは大幅に悪くなり、上述したようなコンタクト8のホールの埋め込み時に図6に示すようにボイド10が発生するなど、問題が生じてしまう。特に、埋め込み時におけるホールのアスペクト比が大きくなればなる程、更にステップカバレッジが悪化してしまう。本発明は以上のような問題点に着目し、これを有効に解決すべく創案さ

れたものである。本発明の目的は、ステップカバレジを低下させることなく成膜速度を上げることができる成膜方法を提供することにある。

【0007】

【課題を解決するための手段】本発明者は、成膜プロセスについて鋭意研究した結果、成膜時のステップカバレジの低下は、気相反応により生成物原子が多数集合してクラスタ状態になってこれが一度に堆積すること、及び堆積時にウエハ表面に付着した生成物原子が表面上をほとんど移動しないことに起因するという考えに到達することにより、本発明に至ったものである。

【0008】すなわち、第1の方法発明は、処理容器内に設置した被処理体に対して所定の成膜を行なう成膜方法において、前記処理容器の内壁の温度を前記成膜時の気相反応を抑制する温度まで冷却して維持する冷却工程と、前記被処理体の表面を還元ガスにより還元して清浄化する還元清浄化工程と、清浄化された表面に、前記所定の成膜を大きな堆積比で行なう成膜工程とを有するように構成したものである。これによれば、処理容器の内壁を、気相反応を抑制する温度まで冷却して維持している

ので、成膜時には気相反応が抑制されて表面反応が主体的に生じる。この結果、成膜速度を上げてもステップカバレジを良好に維持でき、ボイドなどの発生を抑制することが可能となる。

【0009】また、これと同時に、成膜工程の前に、表面を還元ガスにより還元して清浄化している

ので、成膜時に表面に付着した生成物が容易にマイグレーションによって表面上を微視的に移動し、局部的に堆積物が集中することを避けることができる。従って、この点よりも、ステップカバレジを一層良好に維持することができる。ボイドなどの発生を抑制することができる。上記還元ガスとしては、 H_2 ガス、 SiH_4 ガス、 SiH_2Cl_2 ガス等を用いることができる。

【0010】また、第2の発明は、処理容器内に設置した被処理体に対して所定の成膜を行なう成膜方法において、前記処理容器の内壁の温度を前記成膜時の気相反応を抑制する温度まで冷却して維持する冷却工程と、前記被処理体の表面に、前記所定の成膜の形成時に用いる処理ガスと同じガスを用いて高いステップカバレジの条件下で、薄く清浄な成膜を施す清浄膜形成工程と、この清浄な成膜の表面に、前記所定の成膜を大きな堆積比で行なう成膜工程とを有するように構成したものである。これによれば、第1の方法発明と同様に、処理容器の内壁を冷却している

【0011】このような清浄な薄膜は、ポリシリコン膜を用いることができる。また、処理容器の内壁の温度は、気相反応を抑制するために5℃以下、好ましくは0℃以下に設定するのがよい。更には、このような成膜工程では、例えばリンドープのポリシリコン層とタングステンシリサイド層の成膜を連続して行ない、ビット線やゲート電極、キャパシタ電極等を形成することができる。

【0012】

【発明の実施の形態】以下に本発明に係る成膜方法の一実施例を添付図面に基づいて詳述する。図1は本発明に係る成膜方法を実施するための枚葉式の熱処理装置を示す断面図である。この熱処理装置12は、例えばアルミニウム等により円筒状或いは箱状に成形された処理容器14を有しており、この処理容器14内には、表面がSiCによりコーティングされた肉厚が例えば数mmのカーボン製の載置台16が、底部より起立させて設けた例えば石英製の厚さ数十mmの円筒状の断熱性支柱18上に周縁部を離脱可能に支持して設置されている。この載置台16の上面に被処理体としての半導体ウエハWが載置される。

【0013】ウエハWを処理容器14内へ搬出入させるには、載置台16の上方にてウエハを昇降させたり、或いはウエハを載置台16上に固定する必要がある。そのため、載置台16の外周側には、ウエハリフトアーム66を有するウエハリフト68やウエハ押さえアーム70を有するウエハクランプ72が容器底部を貫通して昇降可能に設けられている。尚、貫通部には、容器内の気密状態を維持しつつリフトやクランプの上下動を許容するベローズ（図示せず）が設けられる。

【0014】この場合、上記したウエハリフト68やウエハクランプ72は、比較的熱に弱いことから断熱性支柱18の外側にリング状の保護リング74を設けて、載置台16を同心円状に囲んでいる。この保護リング74は、例えば処理容器14と一体の削り出し加工されている。載置台16の上面はウエハ径よりも僅かに大きく凹部状に窪ませており、ここに支持凸部76がその周方向に沿って等間隔で離散的に配置されており、この支持凸部76が、ウエハWの裏面周縁部と接触することでこれを支持するようになっている。

【0015】処理容器14の肉厚な底部には、比較的大きな開口が形成されており、この開口の外側には、下方に向けて凸状になされた透明材料、例えば石英製の透過窓20が気密に取り付けられている。このように透過窓20を下方に向けて凸状に形成する理由は、真空雰囲気となる処理室に向けて加わる外部からの圧力に対して断面円弧状として強度を増すためである。また、この開口の内側には、多数のガス孔22を有する同じく透明材料、例えば石英製の薄板状のガス整流板24が設けられている。

5

【0016】更には、この透過窓20の下方には、水冷された回転テーブル26上に配置された多数の加熱ランプ28が設置されており、このランプ28からの熱線が、透過窓20及びガス整流板24を透過して載置台16を裏面から加熱し、これによりウエハWを間接的に加熱するようになっている。図示例にあっては、5個の加熱ランプ28が記載されているが、実際にはウエハサイズにもよるが、例えば8インチサイズのウエハの場合には1個650W程度の容量のハロゲンランプを23個程度設ける。この加熱ランプ28の全体は、ケーシング30に覆われており、このケーシング30内は高温になることから、冷却する目的でケーシング内には例えば冷却風が流通されている。

【0017】一方、この処理容器14の天井部には、上記載置台16と平行するように対向させて処理室内へ処理ガス等を供給するためのシャワーヘッド部32が設けられている。このシャワーヘッド部32は、例えばアルミニウムにより全体が円形の箱状に成形されると共にその下面であるガス噴出面34には例えば直径が数mm程度の多数のガス噴出孔36が形成されており、これより下方に向けてガスを噴出し得るようになっている。シャワーヘッド部32内には、1枚或いは複数枚（図示例では2枚）の整流板38、38が設けられており、各整流板38、38には多数の拡散孔40が形成されている。各拡散孔40及びガス噴出孔36は、上下方向に一直線状に配列しないように例えば上下方向において千鳥状に配置されており、流れるガスを効果的に拡散して整流し得るようになっている。

【0018】このシャワーヘッド部32は、配管42及び複数の分岐管44を介してそれぞれ例えばSiH₄ガス、PH₃ガス、WF₆等の処理ガスを貯留する処理ガス源46、48、50、Arなどのキャリアガスを貯留するキャリアガス源52及びH₂ガスなどの還元ガスを貯留する還元ガス源54に接続されると共に各ガス源は、各分岐管に介設した開閉弁56によってその供給が制御され、マスフローコントローラ58によってその流量が制御される。また、処理容器14の側壁には、冷却を流すための冷媒通路60が設けられており、これに冷媒として例えばチラーを流すようになっている。後述するように、本発明方法では、この冷媒により、成膜期間中を通して側壁を例えば5℃以下に冷却して気相反応を抑制する。また、処理容器14の側壁には、ウエハWを搬入・搬出する際に開閉するゲートバルブ62が設けられると共に図示しない真空ポンプに接続された排気口64が設けられる。

【0019】次に、以上のように構成された装置を用いて行なわれる本発明方法について説明する。まず、一般的なウエハの流れについて説明すると、図示しないロードロック室から運ばれてきた未処理の半導体ウエハWは、ゲートバルブ62を介して処理容器14内へ搬入さ


6

れ、予め加熱ランプ28によりプロセス温度或いはそれ以下に昇温されている載置台16の所定の位置に、ウエハリフタ68を昇降することにより載置させ、これをウエハクランプ72により固定する。

【0020】次に、シャワーヘッド部32より所定のガスを供給して、処理室内を真空引きしつつ所定のプロセス圧及びプロセス温度に維持する。これにより、成膜処理等を行なうことになる。次に、第1の方法発明について図2も参照して説明する。尚、図2において図4に示した部分と同一部分については同一符号を付している。この第1の発明の特徴は、処理容器14の内壁を、気相反応を十分に抑制し得る程度までの温度に冷却した状態で維持し、且つ実際に成膜操作を行なう前に表面を還元してマイグレーションを発生し易くする点にある。尚、ここでは、ビット線用のコンタクトホールを埋め込む場合を例にとって説明する。

【0021】まず、前述のように未処理の例えばシリコン基板製のウエハWを処理容器14内へ導入する。ここで未処理のウエハWとは、図2(A)に示すように、例えばSiO₂よりなる絶縁層80にコンタクト8用の埋め込みホール78等の段部が、すでに前段の工程で形成されたものを言う。尚、ここでは拡散層、例えばソース6がすでに形成されている。そして、処理容器14の側壁に設けた冷媒通路60に冷媒、例えばチラーを流して、この側壁の温度を、成膜ガスの気相反応を十分に抑制し得るような温度、例えば5℃以下、好ましくは0℃以下に冷却してコールドウォール状態とし、これを後工程の成膜工程時等も維持する。尚、この側壁の冷却はウエハを搬入する前に行なってもよいのは勿論である。

【0022】次に、側壁を冷却したまま、処理容器14内に還元ガスとしてH₂ガスをシャワーヘッド部32から供給し、このH₂ガスの還元作用によりウエハWの表面を還元し、清浄化する（図2(B)参照）。この還元清浄化工程におけるプロセス条件は、側壁が5℃以下であるのに対して、ウエハWの温度は例えば850℃程度に設定し、プロセス圧力は10Torr程度、H₂ガスの流量は1リットル/min程度にそれぞれ設定する。このような還元処理を、略1分間程度行なってウエハ表面を清浄化する。この場合、ウエハ表面のSiO₂は、次の式のように還元されて清浄化される。



これにより、次の成膜工程時に表面に付着した生成物を原子レベル、分子レベル或いはクラスターレベルでマイグレーションを起こし易くしている。

【0023】このように還元清浄化工程が完了したならば、次に実際の成膜工程へ移行する。この成膜工程では、図2(C)及び(D)に示すようにリンドープのポリシリコン層7とタングステンシリサイド層9を形成する。まず、処理容器14内のH₂ガスを排気した後、或いは排気しつつウエハWの温度をプロセス温度、例えば

620℃まで低下させて維持し、これと同時に成膜ガスとしてSiH₄ガスとPH₃ガス(ドーピングガス)をキャリアガスのArガスと共に供給し、高速で成膜を行なう。この時のプロセス条件は、プロセス圧力が例えば30Torr程度、SiH₄ガス、PH₃ガス、Arガスの流量は、例えばそれぞれ300sccm、100sccm、500sccmである。この成膜処理を例えば2分間程度行なってリンドープのポリシリコン層7を形成する(図2(C)参照)。この時の成膜速度は、例えば200Å/minの高いレートであるが、前述のように下地層の表面が還元されて清浄なシリコン面となっているので、この表面に付着堆積した生成物の粒子はマイグレーションによって容易に表面上を動き、或いは移動し、局部的に堆積することを防止することができる。従って、ステップカバレジを良好にすることができる。

【0024】また、これと同時に、前述のように容器側壁は5℃以下に冷却されているので、この部分における気相反応が抑制され、ウエハ表面において生成物が形成される表面反応が主体となって堆積が行なわれることになる。従って、気相反応に伴って生ずる大粒径の生成物の発生が抑制されることになり、そして、この大粒径の生成物がコンタクトのホール78の開口部周縁に堆積することもないので、この点よりもボイドの発生が抑制され、ステップカバレジを更に良好にすることが可能となる。このようにポリシリコン層7の形成が完了したならば、次に、PH₃ガスの供給を停止し、WF₆ガスとSiH₄ガスをArガスと共に処理容器14内へ供給し、タングステンシリサイド層9を成膜し、ゲート電極ホールの埋め込みを完了する(図2(D)参照)。これにより、ホール78を完全に埋め込む。

【0025】このように、本発明では、容器側壁の温度を5℃以下に抑制することによって気相反応を押さえ表面反応を主体とする成膜を行ない、しかも、実際の成膜を行なう直前に還元によりウエハ表面を清浄化してマイグレーションを生じ易くしたので、高い成膜速度を維持しつつステップカバレジも良好に維持することができる。枚葉式の成膜工程であるにもかかわらず、スループットを向上させることができる。また、ここでは還元ガスとしてH₂ガスを用いた場合を例にとって説明したが、これに代えてSiH₄ガス、SiH₂Cl₂ガス等の他のガスも用いることができる。

【0026】次に、第2の方法発明について図3も参照しつつ説明する。この第2の方法発明が、先の第1の発明と異なる点は、第1の方法発明の還元清浄化工程に代えて、ウエハ表面に薄い清浄膜を形成する清浄膜形成工程を加えた点にある。まず、第1の方法発明の場合と同じように図3(A)に示すようにコンタクトの埋め込みホール78まで、微細加工された未処理のウエハWを処理容器14内へ導入し、且つ処理容器14の側壁を第1の方法発明と同様に5℃以下に冷却維持する。

【0027】次に、側壁を冷却したまま、清浄薄膜形成用の成膜ガス、ここではSiH₄ガスをキャリアガスとしてのArガスと共に供給し、ノンドーパのポリシリコン膜よりなる清浄膜82を形成する。この時のプロセス条件は、ウエハ温度が例えば620℃、プロセス圧力が例えば0.3Torrである。また、SiH₄ガス、Arガスの流量は例えばそれぞれ300sccm、200sccmに設定する。この時の薄膜の成膜条件は、成膜速度を例えば100Å/min程度、或いはそれ以下になるように設定して、ステップカバレジが非常に良好になるようにする。

【0028】この時の清浄膜82の厚みは非常に薄く、例えば処理時間を1分間程度に設定して100Å以下の厚みとする。このように形成された清浄膜82の表面は、第1の方法発明の還元清浄化工程で得られた清浄化面と同等な清浄面となっており、マイグレーションを生ぜしめ易くなっている。このようにして清浄膜形成工程が完了したならば、次に、通常の成膜工程に移行する。ここでは、この成膜工程では先の清浄膜形成工程で用いたガスと一部同じガスをを用い且つ成膜温度も同じ例えば620℃に設定されるので、ガス置換を行なうことなくそのままSiH₄ガスをArガスと共に流し、且つドーパントとしてPH₃ガスの供給を開始し、図3(C)に示すようにリンドープのポリシリコン層7を2分間程度で成膜する。この成膜工程では、高速成膜を行なうことから、プロセス圧力を例えば30Torr程度まで上げる。

【0029】この時のガス流量は、SiH₄ガスは、先の清浄膜形成工程と同じ例えば300sccm、PH₃ガスは100sccm、Arガスは500sccmにそれぞれ設定する。これは、第1の方法発明の場合と同じ成膜条件である。尚、この時も容器側壁は5℃以下に冷却されているのは勿論である。この成膜速度は、例えば700Å/minの高いレートであるが、下地の清浄膜82が清浄なシリコン面となっているので、この表面に付着堆積した生成物の粒子はマイグレーションによって容易に表面上を動き、或いは移動し、局部的に堆積することがない。従って、ステップカバレジを良好に維持することができる。

【0030】また、第1の方法発明と同様に、容器側壁も5℃以下に冷却されているので、この部分における気相反応が抑制されてウエハ表面にて生ずる表面反応が主体となって成膜が行なわれる。従って、これによってステップカバレジを相乗的に高く維持することが可能となる。そして、これに引き続いて第1の方法発明と同様に、図3(D)に示すようにタングステンシリサイド層9を形成し、コンタクトホールの埋め込みを完了する。

【0031】この実施例では、清浄膜形成工程にてノンドーパの薄いシリコン膜よりなる清浄膜82を形成したが、この時にPH₃ガスも流してリンドープのポリシリ

コン膜を形成するようにしてもよい。また、ここでは清浄膜形成工程と成膜工程は温度が同じで且つ使用ガスも一部同じなので、昇降温時間やガス置換に要する時間が不要になり、その分、スループットを向上させることができる。実際に、容器側壁の温度を、5℃と0℃に冷却して上記各方法発明と同様な実験をしたところ、高い成膜速度と良好なステップカバレッジを得ることができた。

【0032】尚、上記各実施例において、タングステンシリサイド層の成膜時の SiH_4 に代えて、 SiH_2Cl_2 を用いてもよいし、また、キャリアガスとして他の不活性ガス、例えば N_2 ガス、 He ガス等を用いてもよい。また、上記各実施例におけるガスの流量や圧力、温度等は単に一例を示したに過ぎず、これに限定されない。また、ここでは同一処理容器内でポリシリコン層とタングステンシリサイド層を成膜した場合を例にとって説明しているが、これに限らず、複数の処理容器を連結して各容器間においてウエハを大気に曝すことなく搬送できる、いわゆるクラスタツールを用い、別の処理容器でタングステンシリサイド層を形成するようにしてもよい。そしてまた、ここではリンドープのポリシリコン層とタングステンシリサイド層について、2層に成膜した場合を例にとって説明しているが、これに限らず、ポリシリコン層のみの単層の成膜でもよいし、3層以上の成膜、チタン層、チタナイトライド層等も成膜して形成してもよいのは勿論である。尚、上記実施例にあっては、リンドープの場合について説明したが、これに限定されるものではなく、例えばドーパントとしてボロン、砒素、アンチモン等も使用できるのは勿論である。

【0033】また、ここでは昇降温速度が早い、ランプ加熱による熱処理装置を例にとって説明したが、抵抗加熱による熱処理装置でもよいのは勿論である。また、このような成膜方法は、コンタクトホールの埋め込みに限らず、トランジスタのゲート電極の形成、キャパシタ電極や他の部分の形成の際にも用いることができる。更には、被処理体としては半導体ウエハに限定されず、ガラス基板、LCD基板等も用いることができる。

【0034】

【発明の効果】以上説明したように、本発明の成膜方法によれば、次のように優れた作用効果を発揮することができる。第1の発明によれば、容器側壁を冷却して気相反応を抑制し、また、実際の成膜工程の前に表面を還元して清浄化したので、表面反応を主体として成膜が行われることから、クラスタ状の大粒径の生成物が生じ難

く、しかも、マイグレーションが生じ易くなって局部的に生成物が堆積することがない。従って、枚葉式の成膜処理においても、成膜速度を高く維持しつつ、高いステップカバレッジを達成することができる。第2の発明によれば、容器側壁を冷却して気相反応を抑制し、また、実際の成膜工程の前に薄い清浄膜を形成するようにしたので、表面反応を主体として成膜が行われることから、クラスタ状の大粒径の生成物が生じ難く、しかも、マイグレーションが生じ易くなって局部的に生成物が堆積することがない。従って、枚葉式の成膜処理においても、成膜速度を高く維持しつつ、高いステップカバレッジを達成することができる。また、清浄膜形成時のプロセス温度や使用ガスは、後工程の成膜工程と略同じなので、昇降温の時間やガス置換に要する時間をなくすことができ、その分、スループットを向上させることができる。

【図面の簡単な説明】

【図1】本発明に係る成膜方法を実施するための枚葉式の熱処理装置を示す断面図である。

【図2】第1の方法発明を説明するための工程図である。

【図3】第2の方法発明を説明するための工程図である。

【図4】トランジスタの一般的なゲート電極及びビット線を模式的に示す図である。


【図5】成膜速度とステップカバレッジの関係を示すグラフである。

【図6】ボイドが発生する状況を示す図である。


【符号の説明】

- 3 ドレイン
- 4 ゲート酸化膜
- 5 ゲート電極
- 6 ソース
- 7 リンドープのポリシリコン層
- 8 コンタクト
- 9 タングステンシリサイド層
- 12 熱処理装置
- 14 処理容器
- 16 載置台
- 28 加熱ランプ
- 32 シャワーヘッド部
- 60 冷媒通路
- W 半導体ウエハ(被処理体)


【図1】




【図6】




【図2】




【図3】



【図4】



【図5】



PAT-NO: JP410321557A
DOCUMENT-IDENTIFIER: JP 10321557 A
TITLE: DEPOSITION OF FILM
PUBN-DATE: December 4, 1998

INVENTOR-INFORMATION:
NAME
USHIGAWA, HARUNORI

ASSIGNEE-INFORMATION:
NAME COUNTRY
TOKYO ELECTRON LTD N/A

APPL-NO: JP09143292
APPL-DATE: May 17, 1997

INT-CL (IPC): H01L021/285, C23C016/02 , H01L021/205 , H01L021/31

ABSTRACT:

PROBLEM TO BE SOLVED: To suppress the occurrence of voids, etc., in a film by maintaining the step coverage of the film in an excellent state even when the deposition speed of the film is high by forming the film on the surface of an object to be treated at a high deposition ratio after the internal surface of a treating container is cooled to a temperature at which the occurrence of a vapor phase reaction can be suppressed at the deposition of the film and the surface of the object is cleaned by reducing the surface with a reducing gas.

SOLUTION: The side walls of a treating container 14 are cooled to a temperature of $\leq 5^{\circ}\text{C}$ at which the occurrence of a vapor-phase reaction between film deposition gases can be suppressed sufficiently by making a coolant, such as the chiller, etc., to flow through coolant passages 60 formed in the side walls of the container 14 and the side walls are maintained at the temperature in the succeeding film deposition process, etc. Then, while the side walls are maintained in the cooled state, H<SB>2</SB> reducing gas is supplied to the container 14 from a shower head section 32 and the surface of the a wafer W is reduced and cleaned by the reducing action of the H<SB>2</SB> gas. In the succeeding film deposition process, the temperature of the wafer W is raised to about 620°C after the H<SB>2</SB> gas is evacuated from the container 14 and a phosphorus- doped polysilicon layer and a tungsten silicide layer are formed at high speeds by supplying SiH<SB>4</SB> and PH<SB>3</SB> gases together with Ar gas.

COPYRIGHT: (C)1998,JPO